Diseño de arquitecturas para la mitigación de fallos hardware en procesadores multinúcleo = Microarchitectural approaches for hardware fault mitigation in multicore processors

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/20.500.12696/3653

Registro completo de metadatos

Campo DC	Valor	Lengua/Idioma
dc.contributor.advisor	Aragón Alcaraz, Juan Luis	-
dc.contributor.advisor	García Carrasco, José Manuel	-
dc.contributor.author	Sánchez Pedreño, Daniel	-
dc.contributor.other	Departamento de Ingeniería y Tecnología de Computadores	es
dc.date.accessioned	2011-11-29T10:19:47Z	-
dc.date.available	2011-11-29T10:19:47Z	-
dc.date.created	2011-07-25	-
dc.date.issued	2011-11-29	-
dc.identifier.uri	http://hdl.handle.net/20.500.12696/3653	-
dc.language.iso	spa	es
dc.rights	info:eu-repo/semantics/closedAccess	es
dc.title	Diseño de arquitecturas para la mitigación de fallos hardware en procesadores multinúcleo = Microarchitectural approaches for hardware fault mitigation in multicore processors	es
dc.type	info:eu-repo/semantics/doctoralThesis	es
Aparece en las colecciones:	Tesis Inéditas

Ficheros en este ítem:

Fichero	Descripción	Tamaño	Formato
Thesis.pdf		1,86 MB	Adobe PDF	Visualizar/Abrir Solicitar una copia