Técnicas hardware para Sistemas de Memoria Transaccional de alto rendimiento en procesadores multinúcleo = Hardware techniques for High-performance Transactional Memory in many-core chip multiprocessors

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/20.500.12696/3951

Registro completo de metadatos

Campo DC	Valor	Lengua/Idioma
dc.contributor.advisor	García Carrasco, José Manuel	-
dc.contributor.advisor	Acacio Sánchez, Manuel Eugenio	-
dc.contributor.author	Titos Gil, José Rubén	-
dc.contributor.other	Departamento de Ingeniería y Tecnología de Computadores	es
dc.date.accessioned	2012-01-10T11:50:24Z	-
dc.date.available	2012-01-10T11:50:24Z	-
dc.date.created	2011-11-08	-
dc.date.issued	2012-01-10	-
dc.identifier.uri	http://hdl.handle.net/20.500.12696/3951	-
dc.language.iso	spa	es
dc.rights	info:eu-repo/semantics/closedAccess	es
dc.title	Técnicas hardware para Sistemas de Memoria Transaccional de alto rendimiento en procesadores multinúcleo = Hardware techniques for High-performance Transactional Memory in many-core chip multiprocessors	es
dc.type	info:eu-repo/semantics/doctoralThesis	es
Aparece en las colecciones:	Tesis Inéditas

Ficheros en este ítem:

Fichero	Descripción	Tamaño	Formato
ruben-titos_tesis-doctoral.pdf		4,82 MB	Adobe PDF	Visualizar/Abrir Solicitar una copia