Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/20.500.12696/3653
Título: Diseño de arquitecturas para la mitigación de fallos hardware en procesadores multinúcleo = Microarchitectural approaches for hardware fault mitigation in multicore processors
Fecha de publicación: 29-nov-2011
Fecha de defensa / creación: 25-jul-2011
Autor/es principal/es: Sánchez Pedreño, Daniel
Director/es: Aragón Alcaraz, Juan Luis
García Carrasco, José Manuel
Facultad/Departamentos/Servicios: Departamento de Ingeniería y Tecnología de Computadores
URI: http://hdl.handle.net/20.500.12696/3653
Tipo de documento: info:eu-repo/semantics/doctoralThesis
Derechos: info:eu-repo/semantics/closedAccess
Aparece en las colecciones:Tesis Inéditas

Ficheros en este ítem:
Fichero Descripción TamañoFormato 
Thesis.pdf1,86 MBAdobe PDFVisualizar/Abrir    Solicitar una copia


Los ítems de DIGITAL.UM están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.